Abonnez-vous Identifiez-vous

Identifiez-vous

Vos codes d'accès sont erronés, Veuillez les saisir à nouveau. Mot de passe oublié ?

IBM ouvre la voie à la génération de puces électroniques de cinq nanomètres

Ridha Loukil , , ,

Publié le

En partenariat avec Samsung Electronics, GlobalFoundries et des équipementiers de semiconducteurs comme ASML, IBM a réussi à graver une puce électronique avec une finesse de cinq nanomètres, deux générations en avance sur les circuits intégrés les plus performants actuellement en production.

IBM ouvre la voie à la génération de puces électroniques de cinq nanomètres
Galette de puces gravées par IBM en 5 nanomètres
© IBM

Malgré la cession en juillet 2015 de l’essentiel de ses activités dans les semi-conducteurs à GlobalFoundries, IBM reste un acteur de référence de l’innovation dans le secteur. Et il le démontre en produisant la première puce électronique en gravure de cinq nanomètres (nm). Mais cet exploit, il ne l’a pas réussi tout seul. Il résulte d’un effort collaboratif de R&D en partenariat notamment avec Samsung Electronics, GlobalFoundries et l’équipementier de production de semiconducteurs ASML dans le cadre d’un programme de recherche public-privée mené au SUNY Polytechnic Institue Colleges of Nanoscale Science and Engineering, à Albany, dans l’Etat de New York.

Mise en production à la fin de 2020

Aujourd’hui, les circuits intégrés les plus avancés en production comme le SnapDragon 815 de Qualcomm, l’Exynos 9 de Samsung Electronics ou l’A11 d’Apple (qui motorisera le futur iPhone) sont fabriqués avec une technologie de 10 nm chez Samsung Electronics et TSMC. Une gravure qui devrait descendre à 7 nm en 2018 chez Samsung Electronics, TSMC et GlobalFoundries. Le résultat d’IBM ouvre la voie à la génération d’après prévue à la fin de 2020. Il constitue donc un saut de deux générations technologiques par rapport à ce qui se fait de mieux aujourd’hui.

En juillet 2015, IBM a fait la démonstration d’une première puce électronique fabriquée en gravure de 7 nm. Un résultat obtenu dans le même cadre de recherche collaborative à Albany. Le passage à la génération de 5 nm pose de sérieux défis. A technologies identiques, il conduirait à une dégradation des performances du transistor, une élévation de la consommation de courant et une augmentation des coûts. Pour contrer ces problèmes, la technologie FinFET de transistor en 3D a été abandonnée au profit d’un transistor réalisé par empilage de nanofeuilles (Stacked Nanosheet Gate-all-around transistor). Une technologie qui résulte de 10 années de R&D chez IBM. Et pour relever le défi de la miniaturisation, Big Blue fait appel, comme pour la génération de 7 nm, à la lithographie aux ultraviolets extrêmes, la technologie nec plus ultra de lithographie de l’équipementier ASML.

30 milliards de transistors dans la puce

Selon IBM, la puce en question offre un gain de 40% de performances à consommation égale de courant par rapport à son équivalent en 10 nm, ou 75% d’économie d’énergie pour des performances équivalentes. Elle peut intégrer 30 milliards de transistors, contre 20 milliards de transistors pour celle de 7 nm.

Ce développement s’inscrit dans un investissement de 3 milliards de dollars sur cinq ans lancé en 2014 par IBM en recherche dans les semiconducteurs pour répondre aux besoins futurs de traitement dans le cloud computing, le big data, l’intelligence artificielle ou encore la mobilité.

Réagir à cet article

Créez votre compte L’Usine Connect

Fermer
L'Usine Connect

Votre entreprise dispose d’un contrat
L’Usine Connect qui vous permet d’accéder librement à tous les contenus de L’Usine Nouvelle depuis ce poste et depuis l’extérieur.

Pour activer votre abonnement vous devez créer un compte

Créer votre Compte
Suivez-nous Suivre Usine Nouvelle sur Facebook Suivre Usine Nouvelle sur Twitter RSS Usine Nouvelle