Bienvenue dans la troisième dimension de la microélectronique

ENQUêTE  La 3D sort des laboratoires et vole au secours de la loi de Moore. Les premiers composants qui l'utilisent industriellement sont là.

Il ne faut pas trop chatouiller les responsables du CEA Leti de Grenoble. Qu'Intel organise une campagne de communication mondiale sur ses transistors 3D, le Leti répond du tac au tac. La 3D, ses ingénieurs travaillent dessus depuis des années. Ils sont 140. Ils ont déposé des brevets, travaillent avec les plus grands, IBM et Samsung en tête. D'ailleurs, la 3D, ce n'est pas une promesse, c'est une réalité industrielle.

Depuis deux ans, les capteurs optiques (autrement dit, les caméras) fabriqués par Samsung pour les smartphones ont recours à cette technologie. Et le CEA Leti est l'un des quatre laboratoires dans le monde à proposer à ses partenaires industriels une ligne d'intégration 3D complète pour les plaques de silicium de 300 millimètres. Le premier brevet remonte, quant à lui, à 1988 et porte sur les vias traversants, à savoir des "trous", qui permettent les connexions entre différentes couches.

"Nous n'avons pas la même approche qu'Intel en matière de 3D", explique, avec un brin d'ironie, Laurent Malier, directeur du CEA Leti. Comprenez, la 3D selon Intel n'est pas une "véritable" 3D, car elle ne concerne que les transistors. Alors que le laboratoire de Grenoble développe des technologies pour empiler des composants, qui peuvent être différents les uns des autres, afin de réduire l'encombrement et la longueur des connexions. À la clé, une grande compacité et des performances supérieures, deux qualités appréciées par les fabricants de produits mobiles.

Si les grands laboratoires de recherches travaillent d'arrache-pied sur la 3D, en partenariat avec les fabricants de microélectronique, c'est que cette technologie est une réponse à la question posée par l'essoufflement de la loi de Moore, qui prédit le doublement du nombre de transistors gravés sur un circuit de silicium tous les deux ans. Sans véritable innovation, elle pourrait être frappée d'obsolescence.

L'approche « more Moore » (« plus de Moore »), jusque-là suivie par Intel, repose sur la poursuite de la miniaturisation, synonyme de performances supérieures et de moindre échauffement. La finesse de gravure ou « noeud » atteint 28 nanomètres. Le 22 nanomètres arrive, mais aller en deçà va devenir très difficile. On ne fait donc que repousser l'échéance.

Ce n'est qu'un début

L'approche "more than Moore" ("plus que Moore") repose, elle, sur une intégration plus poussée des composants, avec la superposition de fonctionnalités sur une puce, comme l'ajout de capteurs sur un processeur. Cette superposition peut prendre plusieurs formes : superposition de puces, empilement de circuits fabriquées avec des technologies différentes, intégration hétérogène de composants ayant diverses fonctions. Nous ne sommes qu'au début d'une révolution qui va donner un coup d'accélérateur aux performances.

IBM et 3M ont ainsi annoncé au début du mois de septembre un accord de développement d'une technologie de colle électronique qui permettra d'empiler jusqu'à une centaine de processeurs au sein d'un même boîtier. Un boîtier qui pourra aussi intégrer la connectivité et la mémoire. IBM va jusqu'à annoncer un objectif impressionnant : multiplier par mille les performances par rapport à un processeur actuel, mais sans préciser de date pour le passage à une réalité industrielle. La voie est tracée.

Depuis quelques années, les fabricants de processeurs, qui butaient sur la fréquence d'horloge maximum, avaient opté pour la multiplication des coeurs, entraînant l'augmentation de la surface de leur boîtier. Comme la construction d'immeubles en ville permet de densifier la population, l'empilement des coeurs ouvre la voie à une plus grande performance sans augmentation de taille.

L'électronique 3D n'est donc ni une mode ni une manière de faire du buzz. Elle permet de passer un nouveau cap dans la miniaturisation, un élément essentiel de l'augmentation des performances de la microélectronique. "Il s'agit d'une rupture importante qui va se développer dans les dix prochaines années", éclaire Laurent Malier, le directeur du CEA Leti.

Les premières applications sont là. Outre les imageurs, on citera les mini-écrans de Microoled, un essaimage du Leti, qui trouveront leurs usages pour les loisirs (lunettes vidéo, viseur d'appareil photo), le médical (lunettes pour malvoyants) ou la défense (viseur de casque). Ces écrans Oled nécessitent l'empilement d'éléments : substrat, CMOS, métal, anode, Oled, cathode, filtres.

Grâce à cette technologie, la consommation est divisée par quatre par rapport aux autres écrans. D'autres mises en oeuvre des technologies 3D vont sortir des laboratoires pour être industrialisées dans les prochaines années, pour la fabrication de mémoires et de technologies sans fil.

Le CEA, Intel et IBM ne sont pas les seuls à penser l'électronique en volume. IPDIA, société créée en 2009 à l'occasion de la reprise de l'usine NXP de Caen, s'est aussi lancé dans la fabrication de composants en 3D, en se concentrant sur les composants passifs (résistances, condensateurs, diodes...). "Le marché de ce type de composants n'est pas en baisse, ni en volume ni en valeur, précise Franck Murray, le PDG d'IPDIA, contrairement à ce que l'on pensait il y a quelques années." La société normande intègre les composants dans le silicium, ce qui assure des performances supérieures mais aussi une fiabilité beaucoup plus grande qu'avec des composants discrets.

C'est particulièrement vrai pour les condensateurs et lorsque le nombre de composants à interconnecter se multiplie. Et en creusant des trous d'un micron de diamètre sur une profondeur de 50 microns, IPDIA multiplie par 50 le facteur de surface. L'autre savoir-faire d'IPDIA porte sur la technologie d'empilage des semi-conducteurs, qui permet de superposer trois couches de composants passifs ou actifs, avec des connexions reposant sur des via traversants, soudures de microfils ou des billes de soudure reportées sur le composant lui-même. Cette dernière technique a été rendue possible grâce à la mise au point de machines reposant sur une mécanique de précision capable de réaliser des alignements à quelques microns près.

La maîtrise des technologies de fabrication en 3D va évoluer, avec le passage au stade industriel de mises en oeuvre encore plus sophistiquées, à échéance de quelques semestres. L'empilement permet ainsi le partage entre les fonctions numériques, qui auront recours aux gravures les plus fines (et donc les plus coûteuses) et les fonctions annexes, comme les entrées-sorties, qui se contentent de technologies banalisées. La superposition permet cette dissociation, alors que dans un système sur puce (Soc) classique, tous les éléments sont réalisés avec la même technologie.

La 3D peut enfin s'appliquer dans une intégration hétérogène, entre deux composants aux fonctions différentes, comme un microsystème électromécanique (MEMS) sur un composant CMOS. "On peut faire l'analogie avec un immeuble, explique, pédagogue, Laurent Malier, où l'on trouverait un étage de bureau, un d'habitation et un autre de service de restauration, au lieu de construire trois bâtiments distincts." À ceci près que le bâtiment ne fera que quelques millimètres cubes et qu'il rendra nos outils quotidiens encore plus performants.